[预览版] Intel Iris 核显族谱 Rev 0.1 beta

查询/读取CPU型号方法：
首先确定CPU的代别，如要查询NUC8i5上的i5-8259U，对应Coffee Lake，则找到最后一张表。
然后根据CPU的前缀“i5-”和后缀“-U”在对应的横排中查找，在第四排找到数字“259”，即为该CPU型号。于是可以确定该CPU内置Iris Plus 655核显和128MB eDRAM，核显运行在300-1050MHz下。
//每代核显除嵌入式(Embedded)版本外，其基本频率都可以在标题中找到。嵌入式版本的基本频率标注在型号后。

关于“eDRAM as L4”和“eDRAM on SA”的区别：
六代以后的核显均为“eDRAM on SA”，在大多数场景下性能较“eDRAM as L4”好一些。
见 @坎达拉克沙 的帖子 /p/4981990842 ，摘录如下：

　　“上图是Haswell时代的implementation。可以看到，eDRAM是与LLC（其实就是L3$）连在一起的，而LLC内还有一小块专门的区域叫做"L4 Tags"。也就是说，eDRAM内数据的寻址是要靠L3中存储的标签的，所有要在eDRAM中存取数据的动作，都要先在L3中兜一圈，做一趟地址转换才能完成，这对速度多少会有一定的拖累。
　　坦白来讲，Haswell处理器中的eDRAM在实际作用中不太像是一个'RAM'，没有随机存取的特性。反而，由于它和L3是近似全相联的，对存储系统理论有了解的人就会想到，这个eDRAM实际上扮演了所谓“牺牲者缓存”(victim cache)的角色。”

　　“这是Skylake时代的改进版，图中见不到L4的字眼了，证明英特尔官方已经不认为eDRAM是L4了……
　　由图可见，L3中不再存在‘L4 Tags’，并且eDRAM的控制器被剥离，直接与System Agent和内存控制器(MC)交互。这种设计虽然会导致GFX方面的数据绕的更加远一点（还要额外通过System Agent），但好处也是显而易见的：更多的操作不需要再通过L3进行地址转换，效率得到了提升。此外，与内存控制器直连的方式，使得它真正成为了内存与CPU缓存之间的有效媒介，不再是相对独立的一部分。
　　可以说，Haswell时代的eDRAM虽有L4之名，但无L4之实。Skylake时代恰恰相反，eDRAM不管是对开发者、用户，甚至对低级缓存系统都是透明的，虽无L4知名，却发挥了真正的L4的作用。”

细节勘误：
1.第一张表标题“Basic”应为“Base”
2.第三张表“85L [45W]”一项数据多挤了一行

顶

Rev 0.2更新，1/8于原分辨率，贴吧太坑爹

CHANGELOG
Rev 0.1.1
1.第一张表标题“Basic”应为“Base”
2.第三张表“85L [45W]”一项数据多挤了一行
Rev 0.1.2
1.最后一张表，Coffee Lake对应的核显版本应为Gen 9.5。
Rev 0.1.3
1.第一张表最后一行的i7-4950EQ应为i7-4860EQ
Rev 0.2 (主表)
1.修改了0.1.1-0.1.3中的所有错误
2.大幅调整了排版，将多个表格合并，拆分数据，增加同色标注和色阶，方便了查询
3.内存类型将在下一个版本Rev 0.3中放出，目前仍在整理
4.附表的预览版将很快放出，包含各类含Iris核显的主板或小型主机（不包括笔记本）。

核显的edram，在不用核显时，能不能对cpu部分起到“l4”的效果？
如果如果8核cpu在跑内存密集任务，并用核显亮机，会不会因为抢内存带宽而影响cpu部分的性能？