好久不见，最近很忙，这两天新闻很爆啊。Pat突然被董事会飞了。今天战斗法师显卡B580/570也就是BMG-G21芯片终于亮相了，结果让人大跌眼镜
台积电N5工艺
die size 272 mm^2
19.6B 晶体管
晶体管密度只有可怜的72.1 MTr/mm^2
，不及N5理论密度的一半，这密度甚至没比Intel 7的Raptor Lake高多少，要知道那是可以跑5 GHz高频以上的CPU啊。
这就是战无不胜的台积电工艺吗？开个玩笑
，现在大家知道到底Intel的设计团队要不要背锅了吧。总说Intel工艺密度低，那你们换了台积电工艺那密度一定很高了对吧？毕竟这可是GPU不是CPU，没有要跑高频单核之类的借口。
结果第一代Arc显卡ACM-G10，用着台积电N6工艺，结果芯片密度只有53.4M/mm^2，将将N6理论密度的一半。如果说第一代还能找接口说刚用台积电工艺要试手，结果第二代完全就是N6到N5的40%密度提升等比例缩放。你们这样造显卡，那只能说整个部门被砍成这样纯属活该。
Arrow Lake上的Lion Cove大核已经让大家看清楚了设计团队用台积电工艺的样子，拿着战无不胜的台积电工艺做出一坨什么答辩大家也都看到了。整天把锅全甩给自家代工厂搞得自己跟白莲花一样结果一看实际产品你们做的什么东西？
只能说越来越觉得很多锅代工厂不背了，想当年蓝宝石激流流片十几个步进，肯定都是代工厂的问题吧？
台积电N5工艺
die size 272 mm^2
19.6B 晶体管
晶体管密度只有可怜的72.1 MTr/mm^2
，不及N5理论密度的一半，这密度甚至没比Intel 7的Raptor Lake高多少，要知道那是可以跑5 GHz高频以上的CPU啊。这就是战无不胜的台积电工艺吗？开个玩笑
，现在大家知道到底Intel的设计团队要不要背锅了吧。总说Intel工艺密度低，那你们换了台积电工艺那密度一定很高了对吧？毕竟这可是GPU不是CPU，没有要跑高频单核之类的借口。结果第一代Arc显卡ACM-G10，用着台积电N6工艺，结果芯片密度只有53.4M/mm^2，将将N6理论密度的一半。如果说第一代还能找接口说刚用台积电工艺要试手，结果第二代完全就是N6到N5的40%密度提升等比例缩放。你们这样造显卡，那只能说整个部门被砍成这样纯属活该。
Arrow Lake上的Lion Cove大核已经让大家看清楚了设计团队用台积电工艺的样子，拿着战无不胜的台积电工艺做出一坨什么答辩大家也都看到了。整天把锅全甩给自家代工厂搞得自己跟白莲花一样结果一看实际产品你们做的什么东西？
只能说越来越觉得很多锅代工厂不背了，想当年蓝宝石激流流片十几个步进，肯定都是代工厂的问题吧？
Dawn
