回复：RDNA架构科普系列1 Command Processor

666，给大佬点赞

干货必须顶

问下吧主，这个graphics pipeline是物理存在的某个硬件单元称呼吗，还是只是一个逻辑概念

这个示意图command processor部分有点小问题，不应该是一个大的command processor包含所有compute gfx相关的硬件队列（即图中的ring buffer）。应该拆成ACE多个compute ring，graphics command processor单个gfx ring比较合适

还有好奇这里的ring中命令到后续单元的调度问题。compute ring只是compute shader相关的命令流，而gfx ring里有vertex shader，pixel shader各种相关的命令流。实际gfx ring在后续调度中是否会拆为多个队列来达到更高的并行性呢？如果vs ps在一个队列中，处理第一个三角形vs到光栅化完后才能分配第一个三角形后续ps给core，这段时间第二个三角形vs被阻塞（gfx ring中数据为vs1-ps1-vs2-ps2），这样设计应该不太合理core的利用率不高

网上资料看到资料是这样的

吧主了解过amd驱动层对drawcall的依赖处理情况吗？假如开发者在2次drawcall指令间指定一个barrier，是否会有驱动层做操作等待前一个drawcall完才把第二个drawcall放入command processor的gfx ring中，还是驱动层直接把barrier指令也转成gpu处理的pm4格式，由gpu来处理依赖