12核zen6 die，基于n2，75mm2
说明zen6分配给每个核心的晶体管数量基本没有增长
n2对比n4p芯片密度提升45%，差不多是8核到12核的增长幅度
zen6的ipc增长根据消息是10%，可能是zen6解决了zen5 单核只能用到4宽解码的问题，可以使用完整8宽，再加上其他小改进，最终在面积预算没有增加的情况下，得到一个非常好的ipc提升

io die 三星4工艺，155mm2
不知道塞了什么这么大

meteorlake是foveros比emib密度要更高
第一代emib 密度是55um
第三代emib 密度是36um
第一代foveros 密度是36um
第三代foveros omni 密度是25um
amd zen6采用台厂的类emib技术，应该不会超过这个数值

intel novalake猜测
首先intel将会采用内部和外部工艺制造compute tile，已由intel ceo确认
目前都认为外部工艺是n2
从时间上看内部工艺应该是18a-p或18a，不太可能是14a，但也有据称员工说novalake有14a
ipc
arctic wolf ipc对比zen6 正负1%，雷丘认为arctic wolf ipc提升为20%左右，再加上某泄露图片zen6提升10%，据此推断
coyote cove ipc应该有比较大的提升，但不太可能比arctic wolf好太多，感觉比arctic wolf 高5-10%的可能性比较大

完全错误的推测，AMD在2026年绝对没有财力付大额定金下单台积电2nm，更别说是用上了。其次iodie目前传闻是epyc部分sku用三星的，消费端和出货主力依然用台积电来做

amd不太可能用n2，最先进的制程比较贵，基本上只有手机芯片会上（8e/a18pro这类）不过io die换三桑还是有可能的（便宜）

AMD的io一直都是很大的，9000系的122的面积

至于里面塞了什么，核显呗，

新io里面估计会塞npu，满足微软规范

不缩肛就行

amd很抠的哪会用n2

我觉得ZEN6的CCD只是加了一半核心和等比例微缩而已，主要的进步在IOD身上（话说NPU也可以做GPU的工作所以很大几率是128SP换成48AIU，并且这个IOD可能是传说中组256C需要四个IOD的那款IOD型号）

首先，咱假设条件下讨论，一个CCD的12核大核是吧，那另外一个CCD会是什么样子纯小核的话那得24核，纯大核的话12大核。但我觉得AMD更有可能做成6大12小的CCD加上12大核CCD。那么x3d会在那边使用。当然是12大核。为啥不是6核或者12小核的区域。6核是为游戏超频，12小核超频用的，这里下面不能叠加x3d，或者是x3d的效果一般。那你得到12大核的x3d会怎么样。

zen6用N2只有一种可能，就是笔记本、桌面端、EPYC共享同一个CCD